AMD упустила возможность использовать процессоры Turin-X в предыдущем поколении, оставив свою технологию 3D V-Cache без применения в центрах обработки данных на четыре года после выпуска Genoa-X в 2023 году. Во второй половине следующего года 3D V-Cache вернется для HPC с Venice-X, сохранив 96 ядер и 1152 МБ кэш-памяти L3, доступных в EPYC 9684X (Genoa-X), но с значительно более высокими тактовыми частотами, поддержкой PCIe 6.0 и почти в четыре раза большей пропускной способностью памяти на сокет.
После того как AMD впервые внедрила гибридное соединение в процессоры EPYC с Milan-X в 2022 году, чуть более чем через год последовал Genoa-X. Turin вышел без чипов с многослойной SRAM, но теперь она вернулась с Venice-X. Ключевое изменение на этот раз заключается не в значительном увеличении количества ядер — и, соответственно, кэш-памяти — как в стандартной линейке SP7. Скорее, это тактовая частота в режиме ускорения 5,3 ГГц, еще один общий элемент Venice, который особенно полезен в рабочих нагрузках HPC, на которые нацелен Venice-X.
Как видно из топовых чипов EPYC -X предыдущих поколений, тактовые частоты в режиме ускорения для чипов X были значительно ниже, а более высокие частоты были доступны в стандартных чипах каждого семейства. Milan масштабировался до 4,1 ГГц, а Genoa мог достигать 4,4 ГГц, но не на чипах EPYC -X. Venice-X обеспечивает максимальную тактовую частоту в режиме ускорения 5,3 ГГц, доступную во всем диапазоне, объединяя высокую частоту с большим объемом объединенной L3 для рабочих нагрузок HPC.
Детали о Venice-X пока отсутствуют, включая базовую частоту, количество SKU в линейке и их характеристики, а также TDP (хотя диапазон от 400 до 600 Вт, доступный для других процессоров Venice, вероятен). Чипы, по-видимому, используют сокет SP7, как и предыдущие процессоры EPYC -X.
Платформа поставляется с 96 линиями PCIe 6.0, в то время как более мелкая платформа SP8, ориентированная на корпоративный сегмент, обменивает каналы памяти на линии PCIe. Venice-X поставляется с полной 16-канальной конфигурацией памяти, доступной на SP7, включая поддержку MRDIMM с частотой 12 800 MT/s, что обеспечивает заявленную пропускную способность памяти 1,6 ТБ/с на сокет.
Ключевым преимуществом Venice-X для рабочих нагрузок HPC, по словам AMD, является сочетание высокой частоты и большого объема многослойной кэш-памяти. В настоящее время AMD использует как 3D V-Cache, так и высокочастотные процессоры EPYC в своем парке HPC для выполнения внутренних рабочих нагрузок EDA. Фил Стейнк, сотрудник AMD, говорит, что компания проводит анализ производительности этих рабочих нагрузок для характеристики производительности, оптимизации дизайнов EPYC и стимулирования партнеров к оптимизации их программного обеспечения.
По словам Стейнка, крупнейшим потребителем вычислительных ресурсов в парке HPC являются рабочие нагрузки функциональной верификации, на которые приходится более половины используемых вычислительных мощностей AMD. Это логические симуляции, которые используются в таких инструментах, как Cadence Xcelium, и Стейнк говорит, что команда EPYC выполняет эти рабочие нагрузки «24 x 7 x 365».
Приведенный выше пример одной из таких рабочих нагрузок измеряет IPC с помощью утилиты мониторинга uProf от AMD. С 3D V-Cache, по словам AMD, эта рабочая нагрузка выполняется на 40% быстрее при примерно удвоенном количестве инструкций за такт. AMD не уточнила, какие чипы сравнивались или какое приложение использовалось. Однако сравнение проводится между парком EPYC с 3D V-Cache и без него.
Стейнк говорит, что AMD теперь может перейти к одному чипу с Venice-X, сохраняя преимущества кэш-памяти в таких рабочих нагрузках, как функциональная верификация, одновременно ускоряя рабочие нагрузки EDA, более чувствительные к частоте. «Я упомянул, что у нас есть смесь высокочастотных процессоров и процессоров с 3D V-Cache в нашем центре обработки данных, и это потому, что в Milan и Genoa высокочастотные части всегда были немного выше по частоте, — сказал Стейнк. — У вас нет такого дихотомии [с Venice-X]. Вы можете получить лучшее из обоих миров в одном процессоре, и именно это мы очень рады использовать для собственных нужд».
AMD еще не предоставила никаких бенчмарков для Venice-X, но предоставила более конкретные бенчмарки HPC, сравнивающие ее высокочастотный EPYC 9686F с Intel Xeon 6980P в нескольких рабочих нагрузках HPC, таких как вычислительная гидродинамика. По результатам тестирования AMD, 9686F был в 1,6 раза быстрее в этих бенчмарках, работая с 32 ядрами.
У нас была возможность протестировать EPYC 9686F вместе с плотным EPYC 9996, о чем вы можете прочитать в нашей статье Zen 6 EPYC Venice: подробный анализ и тестирование. И действительно, EPYC 9686F выглядит очень впечатляюще в некоторых рабочих нагрузках HPC, которые мы запускали.
Мы смогли протестировать только конфигурацию 2P, и, как показал единственный Xeon 6980P, CloverLeaf чувствителен к задержкам. Даже тогда 2P EPYC 9686F завершил сложную гидродинамическую симуляцию примерно за треть времени, затраченного одним Xeon 6980P.
AMD заявляет, что в настоящее время использует MEXT, свою технологию флэш-памяти как DRAM на базе ИИ, для увеличения объема памяти, доступной для ее рабочих нагрузок EDA. Когда будет развернут Venice-X, Стейнк говорит, что компания продолжит использовать MEXT, о чем вы можете прочитать в нашем недавнем подробном анализе MEXT на Tom’s Hardware Premium.
Процессоры Venice-X выйдут во второй половине 2027 года, в то время как процессоры Venice SP7 и SP8 уже поступают в продажу. Также во второй половине следующего года ожидается выход AMD Verano, который позиционируется как узел для хостинга ИИ, использующий память LPDDR5X SOCAMM2.

Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.