Исследовательская группа продемонстрировала первый монолитный 3D-интегральный чип, изготовленный на коммерческом американском предприятии. Разработка инженеров из Стэнфорда, Университета Карнеги — Меллона, Пенсильванского университета и Массачусетского технологического института, созданная в партнерстве с SkyWater Technology, обещает существенное повышение производительности по сравнению с традиционными плоскими чипами.
Чип отличается от привычных двумерных компоновок прямым размещением памяти и логики друг над другом в едином непрерывном процессе. Вместо сборки нескольких готовых кристаллов в корпус, исследователи последовательно наращивали каждый слой устройства на одной кремниевой пластине, используя низкотемпературный процесс, не повреждающий нижележащие схемы. Это позволило создать плотную сеть вертикальных соединений, сокращающую пути передачи данных между ячейками памяти и вычислительными блоками.
Прототип был произведен на производственной линии SkyWater диаметром 200 мм с использованием отработанной технологии 90-130 нм. В структуре чипа объединены стандартная кремниевая CMOS-логика, резистивные слои памяти (RRAM) и полевые транзисторы на углеродных нанотрубках. Все компоненты были изготовлены при температурном режиме около 415°C. По данным команды, ранние аппаратные тесты показывают примерно четырехкратное увеличение пропускной способности по сравнению со сравнимым 2D-решением с аналогичной задержкой и занимаемой площадью.
Помимо результатов испытаний аппаратного обеспечения, исследователи также изучили более высокие многоуровневые структуры с помощью моделирования. Проекты с дополнительными уровнями памяти и вычислений продемонстрировали до двенадцатикратного повышения производительности в задачах, характерных для ИИ, включая модели, основанные на архитектуре LLaMA от Meta. Группа также утверждает, что подобная архитектура потенциально может обеспечить 100-кратное или даже 1000-кратное улучшение показателя «энергия-задержка» (комбинированный показатель скорости и эффективности) за счет дальнейшего масштабирования вертикальной интеграции, а не уменьшения размеров транзисторов.
Хотя ранее академические лаборатории демонстрировали экспериментальные 3D-чипы, команда подчеркивает, что данная работа отличается тем, что она была выполнена на коммерческом предприятии, а не на специализированной исследовательской линии. Руководители SkyWater, участвовавшие в проекте, назвали это доказательством того, что монолитные 3D-архитектуры могут быть интегрированы в отечественные производственные процессы, а не оставаться исключительно в университетских лабораториях.
«Превращение передовой академической концепции в то, что может создать коммерческое предприятие, — это огромная задача», — сказал соавтор Марк Нельсон, вице-президент по разработке технологических процессов в SkyWater Technology.
Команда представила свое исследование на Международном собрании по электронным устройствам IEEE (IEDM 2025) с 6 по 10 декабря.
Автор – Luke James
