Подробно описаны сокеты AMD следующего поколения SP8 и SP7, предназначенные для ЦП EPYC Venice и Verano на базе Zen 6.
Сокеты AMD SP8 и SP7 крупнее предшественников, демонстрируя увеличение плотности вычислений для ЦП EPYC Venice и Verano следующего поколения
В прошлом году компания AMD анонсировала свои ЦП EPYC Venice и EPYC Verano. Первые будут оснащены до 256 ядрами в варианте Zen 6C с запуском, запланированным на 2026 год, в то время как вторые представляют собой экономичное решение на Zen 6, запуск которого намечен на 2027 год.
Теперь тайваньский производитель компонентов HELM Technology раскрыл информацию о новых сокетах, каждый из которых имеет больший размер по сравнению со своими предшественниками. Начнем с сокета SP7: его размеры составляют 123,6 x 100,6 мм, что примерно на 12% больше, чем у существующих сокетов SP5, в которых размещаются ЦП EPYC Genoa и Turin. Сокет сохраняет механизм удержания сокета (SRM) и состоит из четырех слоев: SRM сверху, несущая плата посередине, корпус на материнской плате и задняя пластина. Корпус содержит контакты и шарики припоя, которые соприкасаются с самим ЦП.
Второй сокет — SP8, предназначенный для ЦП EPYC Verano. Это более экономичное решение на архитектуре Zen 6, имеющее немного меньшую площадь 123,9 x 80,9 мм по сравнению с SP7, но все же на 7% больше, чем у сокета SP6 предыдущего поколения. Основное отличие, помимо большего корпуса, заключается в том, что SP8 также будет использовать механизм нагрузки SRM, в то время как SP6 использовал механизм привода сокета (SAM).
Особенности и ключевые моменты платформы AMD SP7
Платформа AMD SP7 будет впечатляющей с поддержкой до 16-канальной памяти DDR5 DRAM, которая будет поддерживать частоту до 8000 MT/s для ECC и 12 800 MT/s для MRDIMM в конфигурациях 1DPC. Она также будет поддерживать чередование памяти по 1, 4, 8, 16 и 16 каналам, а типы памяти, поддерживаемые платформой, будут расширены за счет решений RDIMM, 3DS RDIMM, MRDIMM и Tall DIMM Dram.
Что касается ввода-вывода, платформа AMD SP7 сохранит поддержку 2P, то есть два сокета следующего поколения на материнскую плату и до 128 линий PCIe Gen 6.0, обеспечивая пропускную способность 64 Гбит/с на линию. Платформа SP7 также предложит до 16 «бонусных» линий PCIe Gen 4. Односокетная версия «1P» получит до 96 линий PCIe Gen 6.0 и 8 дополнительных линий PCIe Gen 4. Платформа также будет поддерживать SDCI или Smart Data Cache Injection.
Подводя итог по платформе, вы получаете следующее на AMD SP7:
- Поддержка до 16-канальной DDR5
- Память DDR5 ECC до 8000 MT/s
- Память DDR5 RDIMM до 12800 MT/s
- Поддержка RDIMM, 3DS RDIMM, MRDIMM, Tall DIMM
- До 128 линий PCI Gen 6 + 16 линий PCIe Gen 4 на платформе 2P
- До 96 линий PCIe Gen 6 + 8 линий PCIe Gen 4 на платформе 1P
Особенности и ключевые моменты платформы AMD SP8
В то время как платформа SP7 предназначена для рынков высокопроизводительных корпоративных систем и центров обработки данных, SP8 послужит базовым платформенным решением, сохраняя при этом поддержку чипов EPYC Verano. Платформа сохранит ту же совместимость с памятью, но в 8-канальных конфигурациях. Интересно, что SP8 предложит больше линий Gen 6.0 по сравнению с SP7: до 192 линий PCIe Gen 6.0 на 2P и 128 линий PCIe Gen 6.0 на 1P платформах.
Подводя итог по платформе, вы получаете следующее на AMD SP8:
- Поддержка до 8-канальной DDR5
- Память DDR5 ECC до 8000 MT/s
- Память DDR5 RDIMM до 12800 MT/s
- Поддержка RDIMM, 3DS RDIMM, MRDIMM, Tall DIMM
- До 192 линий PCI Gen 6 + 16 линий PCIe Gen 4 на платформе 2P
- До 128 линий PCIe Gen 6 + 8 линий PCIe Gen 4 на платформе 1P
Чипы AMD EPYC Venice Zen 6C или Zen 6 Dense будут предлагать до 32 ядер на CCD, и всего имеется 8 CCD, что в сумме дает 256 ядер. Каждый CCD будет содержать 128 МБ кэш-памяти L3, что составляет в общей сложности 1024 МБ или 1 ГБ кэш-памяти L3 на полном чипе.
На чипе также имеются два кристалла ввода-вывода (IO dies), каждый из которых поддерживает функциональность PCIe Gen 6.0 / CXL 3.1 и память DDR5-8000 (интересно, что на приведенной здесь схеме максимальная скорость MRDIMM указана как 10 400 MT/s по сравнению с 12 800 MT/s, указанными выше), Infinity Fabric Gen4 и Secure Processor.
Стандартные ЦП AMD EPYC “Venice” и “Verano” на базе классических ядер Zen 6 будут иметь 12 ядер на CCD. Каждый ЦП содержит восемь CCD с той же конфигурацией двойного кристалла ввода-вывода. В сумме это дает 96 ядер и 192 потока, то есть такое же количество ядер, как и у существующих решений Turin. Каждый CCD получит 48 МБ кэш-памяти L3, что на 50% больше, чем 32 МБ L3 в чипах Zen 5.
- EPYC 9006 “Venice” с Zen 6C: 256 ядер / 512 потоков / до 8 CCD / 1024 МБ L3
- EPYC 9005 “Turin” с Zen 5C: 192 ядра / 384 потока / до 12 CCD / 384 МБ L3
- EPYC 9006 “Venice” с Zen 5: 96 ядер / 192 потока / до 8 CCD / 384 МБ L3
- EPYC 9005 “Turin” с Zen 5: 96 ядер / 192 потока / до 16 CCD / 384 МБ L3
Согласно предыдущим отчетам, варианты EPYC SP7 будут иметь TDP около 600 Вт (по сравнению с 400 Вт у Zen 5), а чипы SP8 будут иметь TDP в диапазоне 350–400 Вт. Это должно выглядеть следующим образом:
AMD снова фантастически наращивает количество ядер, вычислительную мощность и возможности ввода-вывода. С выходом ЦП EPYC Venice в 2026 году и Verano в 2027 году нас ждут захватывающие времена для сегмента центров обработки данных.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Hassan Mujtaba
