Новая архитектура чипов от IBM позволяет разместить почти 100 миллиардов транзисторов на кристалле размером с ноготь — это почти вдвое превышает плотность транзисторов в чипах предыдущего поколения компании. Улучшение производительности и энергоэффективности чипов достигается за счет того, что IBM называет «первой в мире технологией чипов с размером менее 1 нанометра» для центров обработки данных с ИИ.
«Это не просто постепенный шаг, это значительный прорыв», — заявил Джей Гамбетта, директор IBM Research и IBM Fellow, на предварительном брифинге для СМИ. Он охарактеризовал новую технологию чипов как «указывающую на будущее, где вычисления станут значительно мощнее без соответствующего увеличения энергопотребления».
Стоит разобраться, что означает «первая в мире технология чипов с размером менее 1 нанометра», поскольку из-за различных физических ограничений практически невозможно надежно создавать функциональные чипы с транзисторами и другими элементами размером менее 1 нанометра. Вместо этого IBM по сути заявляет, что ее новая архитектура «nanostack» способна обеспечить прирост производительности вычислений, который ожидался бы, если бы теоретический чип был создан с физическими элементами размером менее 1 нанометра.
В частности, IBM описывает свою новую технологию чипов как созданную по техпроцессу 0,7 нанометра, который она назвала техпроцессом 7 ангстрем, поскольку один нанометр состоит из 10 ангстрем.
Однако следует помнить, что такие номера техпроцессов не имеют ничего общего с фактическими физическими размерами элементов чипов IBM. Чипы более старых поколений, разработанные в 1970-х и 1980-х годах, имели физические элементы с размерами, соответствующими числу в названии техпроцесса — например, чипы, изготовленные по техпроцессу 180 нанометров, — но это не так уже десятилетиями, и уж точно не для новейших поколений чипов, созданных по техпроцессам 3 или 2 нанометра.
,
Чтобы преодолеть пределы физического масштабирования, с которыми сталкиваются современные разработчики чипов, новая архитектура nanostack от IBM вертикально укладывает транзисторы в ступенчатой компоновке, чтобы уместить больше транзисторов в том же пространстве чипа. Архитектура nanostack основана на предыдущей разработке компании — транзисторах типа nanosheet, которые проложили путь для ее 2-нанометрового техпроцесса, представленного в 2021 году.
Базовый блок архитектуры nanostack от IBM состоит из двух уложенных и соединенных друг с другом транзисторов. Каждый транзистор состоит из трех нанолистов толщиной 5 нанометров каждый, что эквивалентно примерно 15 рядам атомов кремния. Расстояние между каждым нанолистом составляет около 9 нанометров.
Прирост производительности для эпохи ИИ
По прогнозам из опубликованных технических отчетов компании, архитектура nanostack может обеспечить на 50 процентов более высокую производительность вычислений или на 70 процентов большую энергоэффективность по сравнению с чипами IBM предыдущего поколения по 2-нанометровому техпроцессу. Компания представила свою архитектуру транзисторов nanostack на Симпозиуме IEEE по технологии и схемам VLSI 2025 года, проходившем в Киото, Япония.
Исследователи IBM также продемонстрировали, как архитектура nanostack может обеспечить 40-процентное улучшение масштабирования статической памяти с произвольным доступом (SRAM) во время симпозиума VLSI 2026. SRAM обеспечивает быстрые, но энергоемкие операции чтения и записи, которые имеют решающее значение во многих приложениях ИИ.
Улучшение памяти стало возможным благодаря ступенчатой конструкции каналов для ячеек SRAM чипа — блоков хранения памяти, состоящих из шести транзисторов, — что уменьшает общую высоту ячейки на 40 процентов и позволяет разместить больше SRAM в том же пространстве чипа.
Это, вероятно, будет хорошей новостью для разработчиков чипов, стремящихся поддерживать рабочие нагрузки ИИ, учитывая, что масштабирование SRAM резко замедлилось в последних поколениях чиповых технологий. Например, масштабирование SRAM улучшилось всего на несколько процентов между поколением чипов 3 нанометра и поколением чипов 2 нанометра, пояснил Гамбетта.
,
«Это достижение в 40 процентов в конечном итоге найдет применение в рабочих процессах ИИ, которые требуют высокой пропускной способности и эффективности», — сказал Гамбетта.
Дорожная карта для техпроцессов менее 1 нанометра
Как компания, занимающаяся исследованиями чиповых технологий, IBM не производит коммерческие чипы, которые могли бы попасть в центры обработки данных с ИИ или потребительские устройства. Вместо этого IBM сотрудничает с полупроводниковыми компаниями, такими как Rapidus в Японии, для массового производства своего предыдущего поколения чипов по 2-нанометровому техпроцессу на основе архитектуры nanosheet, или для коммерциализации сопутствующих технологий в рамках другого партнерства с Samsung в Южной Корее.
Другие компании последовали пионерской работе IBM без прямого сотрудничества. Например, тайваньская TSMC самостоятельно разработала транзисторы nanosheet для своей собственной запатентованной технологии по 2-нанометровому техпроцессу.
«Nanosheet стала основой для следующего поколения масштабирования транзисторов», — сказал Хуэймин Бу, вице-президент IBM Semiconductors Global R&D и IBM Research, во время брифинга для СМИ. «Сегодня nanosheet используется всеми ведущими фабриками для большинства 3-нанометровых чипов и всех 2-нанометровых чипов».
IBM отказалась назвать конкретные компании, с которыми она может сотрудничать для коммерциализации новейшей технологии техпроцесса менее 1 нанометра. Но Бу ожидает, что коммерческие чипы, изготовленные по техпроцессу менее 1 нанометра и использующие новейшую архитектуру nanostack, могут начать производиться уже в ближайшие пять лет и, скорее всего, в течение десятилетия.
«Это заменит nanosheet в качестве сегодняшнего мейнстрима на ведущих фабриках, будь то CPU или GPU», — сказал Бу. «В течение десяти лет это станет еще одним мейнстримом, который мы изобрели и помогли отрасли трансформировать».
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Jeremy Hsu
