JEDEC, организация, отвечающая за разработку спецификаций отраслевых стандартов памяти, близится к завершению работы над SPHBM4 — новым стандартом памяти, призванным обеспечить пропускную способность класса HBM4 при использовании узкого 512-битного интерфейса, увеличенных объемов памяти и сниженных затратах на интеграцию за счет совместимости с обычными органическими подложками. Если технология получит распространение, она заполнит многие ниши на рынках, где могла бы использоваться HBM, но, как мы объясним ниже, вряд ли станет заменой памяти GDDR.
Хотя интерфейсы высокопроизводительной памяти (HBM) с 1024 или 2048 битами обеспечивают непревзойденную производительность и энергоэффективность, такие интерфейсы занимают значительную площадь кремния внутри высокопроизводительных процессоров. Это ограничивает количество стеков HBM на кристалл и, следовательно, объем памяти, поддерживаемый ускорителями искусственного интеллекта, что влияет как на производительность отдельных ускорителей, так и на возможности больших кластеров, использующих их.
Стандарт Standard Package High Bandwidth Memory (SPHBM4) решает эту проблему, сокращая ширину интерфейса памяти HBM4 с 2048 бит до 512 бит с сериализацией 4:1 для поддержания той же пропускной способности. JEDEC не уточняет, означает ли «сериализация 4:1» четырехкратное увеличение скорости передачи данных по сравнению с 8 ГТ/с в HBM4 или введение новой схемы кодирования с более высокими тактовыми частотами. Тем не менее, цель очевидна: сохранить общую пропускную способность HBM4 с помощью 512-битного интерфейса.
Внутри SPHBM4 будут использоваться стандартные базовые кристалл (вероятно, изготовленные литейным производством с использованием процесса производства логических схем, поэтому не дешевле, так как трассировка «широких» ИС DRAM в «узкий» базовый кристалл, вероятно, будет сложной с точки зрения плотности, и возникнут проблемы с синхронизацией из-за медленных проводов от DRAM и быстрых проводов от самого базового кристалла). Также будут использоваться стандартные кристаллы DRAM HBM4, что упрощает разработку контроллера (по крайней мере, на логическом уровне) и гарантирует, что емкость на стек останется на уровне HBM4 и HBM4E, до 64 ГБ на стек HBM4E.
Теоретически это означает четырехкратное увеличение емкости памяти SPHBM4 по сравнению с HBM4, но на практике разработчики ИИ-чипов, вероятно, будут балансировать емкость памяти с более высокой вычислительной мощностью и универсальностью, которые они могут встроить в свои чипы, поскольку площадь кремния становится дороже с каждой новой технологией процесса.
Внимательный читатель, вероятно, спросит, почему бы не использовать память SPHBM4 с игровыми GPU и видеокартами, что могло бы обеспечить более высокую пропускную способность при умеренном увеличении стоимости по сравнению с GDDR7 или потенциальной GDDR7X с кодированием PAM4.
Разработанная для обеспечения пропускной способности класса HBM4, SPHBM4 в первую очередь ориентирована на производительность и емкость, а не на другие соображения, такие как энергопотребление и стоимость.
Хотя SPHBM4 дешевле HBM4 или HBM4E, она по-прежнему требует стекированных кристаллов DRAM HBM, которые физически больше и, следовательно, дороже, чем стандартные ИС DRAM, базового кристалла интерфейса, обработки TSV, потоков известных хороших кристаллов и передовой сборки в корпусе. Эти этапы определяют стоимость и плохо масштабируются с объемом по сравнению с обычными GDDR7, которые выигрывают от огромных потребительских и игровых объемов, простых корпусов и зрелой сборки печатных плат.
Тем не менее, замена многих чипов GDDR7 одним передовым SPHBM4 может не снизить затраты; она может их увеличить.
Хотя 512-битная шина памяти остается сложным интерфейсом, JEDEC заявляет, что SPHBM4 обеспечивает 2.5D интеграцию на обычных органических подложках и не требует дорогих интерпозеров, что значительно снижает затраты на интеграцию и потенциально расширяет гибкость проектирования. Между тем, благодаря стандартному 512-битному интерфейсу, SPHBM4 может предложить более низкие затраты (благодаря объему, обеспечиваемому стандартизацией) по сравнению с решениями C-HBM4E, которые полагаются на UCIe или проприетарные интерфейсы.
По сравнению с кремниевыми решениями, трассировка на органических подложках обеспечивает более длинные электрические каналы между SoC и стеками памяти, потенциально облегчая ограничения компоновки в больших корпусах и позволяя разместить больше памяти рядом с корпусом, чем это возможно в настоящее время. Тем не менее, трудно представить себе трассировку 3084-битного интерфейса памяти (вместе с проводами данных и питания) с использованием обычных подложек, но посмотрим.
Автор – Anton Shilov
