На европейском форуме OIP компании TSMC на этой неделе Alchip и Ayar Labs продемонстрировали полностью интегрированный оптический I/O‑модуль, реализованный в корпусе и построенный на платформе COUPE от TSMC, которая обеспечивает оптическое соединение для ускорителей ИИ нового поколения. Решение, объединяющее фотонный чип TeraPHY от Ayar с электрическим интерфейсным кристаллом Alchip и съёмным волоконным разъёмом, способно передавать до 100 Тб/с на один ускоритель и связываться с другими чипами через отраслевой стандарт UCIe. Предназначено для разработчиков аппаратных решений, нуждающихся в оптической связности, но не имеющих возможности создавать собственные подсистемы с нуля.
Когда в 2024 году TSMC представила рамочную модель Compact Universal Photonic Engine (COUPE), компания ориентировалась в первую очередь на крупных производителей чипов — AMD, Nvidia — которые могут позволить себе разрабатывать как электронные интегральные схемы (EIC), так и фотонные интегральные схемы (PIC), а затем заказывать их изготовление у TSMC.
Однако многие проекты кастомных ускорителей лишены ресурсов для вертикальной интеграции. В отличие от Nvidia, контролирующей весь технологический стек — от вычислительных ядер до масштабируемой связности на платформах NVL72, NVL144 и NVL576 — такие компании обычно лицензируют готовые решения и сосредотачиваются на разработке уникальных IP. Здесь на помощь приходит готовая к производству оптическая подсистема от Alchip и Ayar Labs, позволяющая небольшим дизайнерам быстро добавить оптическую связность, не инвестируя десятки миллионов долларов.
Совместно разработанная Alchip и Ayar Labs система представляет собой трёхчиплетный оптический I/O‑модуль. В её состав входят: конвертер протокола Alchip UCIe‑A → UCIe‑S, завершающий интерфейс ускорителя UCIe‑A и реализующий масштабируемые протоколы (UALink, PCIe, Ethernet, SUE) поверх UCIe‑S (streaming); электрический чип Alchip, обеспечивающий низко‑потребляемый SerDes, драйверы модуляции, синхронизацию и управление; а также фотонный чип TeraPHY от Ayar Labs, выполняющий оптическую модуляцию и детектирование на базе кремниевой фотоники.
Конвертер протокола Alchip способен обрабатывать и не‑UCIe протоколы, инкапсулированные в физический интерфейс UCIe, что открывает возможность работы с вычислительными кристаллами, использующими собственные протоколы. PIC построен на микрокольцевой архитектуре, снабжён съёмными волоконными разъёмами для упрощения производства и предлагает два варианта соединения: PAM4 CWDM (100–200 нс на хоп, BER < 10⁻⁶) и DWDM fast‑follower (20–30 нс на хоп, BER < 10⁻¹²). Оптическая подсистема достигает экстремального масштабирования, поддерживая более 100 Тб/с на ускоритель и более 256 оптических портов на устройство, позволяя соединять сотни процессоров в нескольких стойках и работать как единый крупный процессор. Кроме того, компании рассматривают возможность применения решения в качестве расширителя памяти. Референс‑дизайн (мок‑ап) включает два полноразмерных кристалла‑ускорителя, восемь стэков HBM, четыре конвертера протокола и восемь оптических модулей TeraPHY, всё это размещено на единой подложке с интегрированными пассивными элементами для обеспечения целостности питания. Схемы Alchip показывают соединения XPU‑XPU, XPU‑switch, switch‑switch и даже оптическое расширение памяти. Используя готовую подсистему от Alchip в виде чиплетов, практически любой разработчик ускорителей ИИ может обеспечить ультра‑высокую пропускную способность, низкую задержку и энергоэффективную связность масштаба стойки и даже нескольких стоек — решение, которое малой компании было бы слишком дорого разрабатывать собственными силами.
Автор – Anton Shilov
