Член совета директоров Huawei Technologies и президент полупроводникового подразделения Хэ Тинбо 3 июля опубликовал вторую версию документа «Закон Тао», в котором подробно описана архитектура LogicFolding, значительно повышающая тактовые частоты процессоров Kirin, согласно сообщению Guancha.cn. Статья под названием «Теория масштабирования времени для многослойных электронных систем» была размещена на платформе препринтов Китайской академии наук ChinaXiv.
В статье раскрывается, что по сравнению с базовым показателем Kirin 9030 Pro 2025 года, чип Kirin 2026 года с использованием технологии LogicFolding продемонстрировал увеличение плотности транзисторов со 155 млн транзисторов на мм² до 238 млн транзисторов на мм², что составляет прирост на 53,5%. Достижение такого прироста ранее потребовало бы трех лет геометрического масштабирования. LogicFolding — это методология, которая разделяет цифровые, аналоговые и запоминающие схемы на вертикально расположенные активные слои, обеспечивая значительное увеличение плотности без зависимости от передовых технологических норм.
Хэ Тинбо представил дорожную карту на следующее десятилетие, прогнозируя эволюцию от локализованного фолдинга критического пути к комплексному многослойному фолдингу, при этом каждый корпус будет интегрировать три, четыре или более активных слоев. Эта эволюция стала возможной благодаря низкотемпературному гибридному соединению (low-temperature hybrid bonding), которое ослабляет ограничения по тепловому бюджету между слоями, и перемещению точек посадки сквозных кремниевых переходных отверстий (through-silicon via) с верхних металлических слоев до M6, освобождая более 30% ресурсов маршрутизации верхнего слоя. Прогнозируется, что к 2035 году плотность транзисторов достигнет 400 млн транзисторов на мм² и более.
LogicFolding напрямую решает фундаментальную проблему масштабирования полупроводников в эпоху после закона Мура. В статье утверждается, что традиционная метрика геометрического масштабирования достигла своих пределов: бюджеты на разработку узла 2 нм превышают 1 миллиард долларов на чип, а стоимость транзисторов перестала снижаться. Закон Тао предлагает заменить геометрическое масштабирование масштабированием времени — используя одну характерную постоянную времени тау ($\tau$) в качестве единой цели оптимизации в двенадцати порядках величины, от скоростей переключения транзисторов в пикосекундах до откликов нагрузки в центрах обработки данных в секундах.
Представлены два примера валидации в условиях серийного производства. На мобильной SoC LogicFolding обеспечил скачкообразное увеличение плотности транзисторов на 55% при фиксированном технологическом узле, одновременно снизив энергопотребление на 41% при эквивалентной производительности. Для систем искусственного интеллекта (AI) совместно разработанная унифицированная шинная архитектура с оптическим вводом-выводом, расположенным рядом с корпусом (near-package optical I/O), и 3D-фолдингом от края до поверхности, как ожидается, приведет к росту аппаратной интеграции более чем в 100 раз к 2035 году.
Хэ Тинбо признал, что остаются значительные проблемы, включая разработку инструментария и методологии, вариативность процесса от пластины к пластине и накладные расходы на вертикальные соединения. В статье отмечается, что ни одна организация не может решить их в одиночку, позиционируя работу как отчет о проделанной работе и приглашение для более широкой индустрии. Статья основана на анализе 381 чипа массового производства, выпущенного с мая 2020 по май 2026 года.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Pandaily
