Обзор, опубликованный 3 ноября в npj Unconventional Computing, ставит целью определить, что авторы называют современными аналоговыми вычислениями. В статье под названием «Современные аналоговые вычисления для решения дифференциальных и матричных уравнений» ведущую роль играет Сунь Чжун из Института искусственного интеллекта и Школы интегрированных микросхем Пекинского университета, а соавторами выступают Пьерджулио Маннокки из Миланского политехнического университета и Unconventional AI, а также Мануэль Ле Галло и Абу Себастьян из IBM Research Europe в Цюрихе. QbitAI сообщил о публикации в тот же день.
В обзоре выделены три основные примитивные операции: решение дифференциальных уравнений, решение матричных уравнений и выполнение матрично-векторного умножения. Эти три операции имеют общий набор операторов, а именно сумматоров, умножителей и интеграторов, и математически связаны, поскольку дискретизированные дифференциальные уравнения превращаются в матричные уравнения, которые, в свою очередь, могут быть решены либо путем повторного матричного умножения, либо за один шаг с помощью аналоговой сети с обратной связью. Авторы прослеживают реализации от дискретных компонентов до интегральных схем CMOS и резистивных запоминающих устройств, а также обсуждают приложения, точность и масштабируемость, связь с вычислениями в памяти и вычислительную сложность.
По словам Суня, изложенным в QbitAI, современный подход отличается от аналоговых компьютеров, которые цифровые чипы вытеснили десятилетия назад, тремя способами. Он нацелен на матричные рабочие нагрузки в области искусственного интеллекта и беспроводной связи, а не только на дифференциальные уравнения; он построен на резистивных запоминающих устройствах, таких как мемристоры, вместо аналоговых схем CMOS; и он следует инженерным путям к высокой точности и масштабируемости. В кроссбар-массиве таких устройств один операнд программируется как проводимость устройства, а другой подается в виде напряжения, поэтому закон Ома выполняет каждое умножение, а закон Кирхгофа суммирует каждый столбец. Таким образом, массив размером 1000 на 1000 содержит миллион умножителей, в то время как упомянутый Сунем аналоговый чип CMOS 2016 года вмещал только четыре интегратора и восемь умножителей. Добавление обратной связи операционного усилителя позволяет схеме установиться на решении матричного уравнения за наносекунды.
Обзор основан на предыдущих работах Суня. В 2019 году его команда продемонстрировала одношаговое решение матричных уравнений на резистивном массиве 3×3 в PNAS с погрешностью около 3%. В статье 2025 года в Nature Electronics использовалось побитовое разделение с восемью состояниями проводимости на устройство для достижения 24-битной точности с фиксированной точкой, снижая относительную погрешность до 10^-4 после трех итераций и далее до 10^-7, что сопоставимо с FP32, и масштабировалось до матриц 512×512 с использованием блочного алгоритма. По собственным оценкам команды, производительность примерно в 1000 раз выше, а энергоэффективность примерно в 100 раз выше, чем у ядра Nvidia H100 и цифровых ASIC при точности FP32. Эти цифры не были независимо проверены.
Обсуждаемые приложения включают управление движением роботов в реальном времени, обнаружение сигналов Massive MIMO для 6G и оптимизацию второго порядка для обучения больших моделей.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Pandaily
