Член правления Huawei и президент подразделения полупроводников Хэ Тинбо обновил статью о Законе Тау (масштабирование Тау), выпустив 3 июля версию 2.0 на платформе ChinaXiv Китайской академии наук. Новая версия, опубликованная всего через 39 дней после презентации V1 на Международном симпозиуме по схемам и системам 2026 года в Шанхае, содержит обширные инженерные детали, измеренные данные и дорожные карты продуктов, согласно отчету Economic Observer.
В статье V2 сообщается, что при температуре 25 градусов Цельсия чип Kirin 2026, изготовленный по тому же технологическому узлу, что и его предшественник Kirin 9030 Pro, работает при напряжении 0,9 В по сравнению с 1,1 В, достигая снижения энергопотребления на 41% при эквивалентном уровне производительности, а также уменьшения площади кристалла на 37,5% и снижения плотности мощности на 5,6%. Этот прирост полностью обусловлен архитектурными изменениями — дизайном LogicFolding — без использования новых технологий литографии.
Впервые в статье подробно описаны критические параметры процесса LogicFolding. Ключевой показатель, называемый передаточным числом (gear ratio), измеряет соотношение между шагом межсоединений гибридного соединения (hybrid bonding interconnect pitch) и шагом трассировки верхнего металлического слоя. Высокие передаточные числа вынуждают разработчиков принимать приблизительные решения о том, какие схемы размещать на каком слое. Хэ Тинбо уточняет, что передаточные числа ниже 3 позволяют проводить оптимизацию на уровне более мелких схемных блоков, в то время как соотношения, близкие к 1, фактически заставляют два уложенных кристалла вести себя как два металлических слоя на одном кристалле. Текущий Kirin 2026 использует шаг гибридного соединения 1,5 микрона, с целью достижения шага менее 1 микрона и точности совмещения в пределах 0,5 микрона.
Huawei выбрала гибридное соединение кристалл-к-кристаллу (wafer-to-wafer hybrid bonding) вместо последовательной 3D-интеграции, которая несет риск деградации производительности устройств нижнего слоя из-за высокотемпературной обработки. В статье также раскрываются дорожные карты Kirin до 2031 года: Kirin 2026 и 2027 уже прошли стадию tapeout, а Kirin 2028 и 2029 находятся на стадии pre-tapeout. Тактовые частоты ЦП подскочили с 2,75 ГГц на 9030 Pro до 3,1 ГГц на Kirin 2026 — прирост на 12% за одно поколение по сравнению с менее чем 6% за три предыдущих поколения вместе взятых. Дорожная карта нацелена на 4,3 ГГц к 2030 году с плотностью транзисторов 292 млн транзисторов/мм², и 5 ГГц к 2031 году с плотностью, превышающей 400 млн транзисторов/мм² — что эквивалентно уровню техпроцесса 1,4 нм.
Для систем искусственного интеллекта в статье подробно описано, как три технологии работают совместно: Унифицированная шина (Unified Bus) заменяет несколько протоколов связи (PCIe, NVLink, Ethernet) одним протоколом, сокращая задержку между узлами с десятков микросекунд до примерно 100 наносекунд. Hi-ONE использует оптические сигналы вместо меди, обеспечивая пропускную способность 8 Тбит/с на модуль с дальностью действия 100 метров. 3D Folding решает структурное узкое место, когда масштабирование вычислений происходит по площади, а масштабирование ввода-вывода — по периметру, перемещая ресурсы с краев чипа на его поверхности. В совокупности эти технологии, по прогнозам, обеспечат улучшение аппаратной интеграции более чем в 100 раз к 2035 году. Терморегулирование использует алмазные теплораспределители, нанесенные методом CVD, с микрофлюидными каналами жидкостного охлаждения, поддерживая около 300 Вт на квадратный сантиметр — в три раза больше, чем традиционные пассивные решения, и примерно на 2–3 года опережая ожидаемые сроки TSMC.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Pandaily
