Несмотря на то, что американские экспортные ограничения продолжают удерживать Китай на старых технологиях DUV-литографии, азиатский гигант использует инновационные методы для извлечения максимальной пользы из этих устаревших машин. Китайская академия наук (КАН) разработала новые GAA-транзисторы, которые могут обеспечить производительность, эквивалентную 3 нм, хотя и с ограничениями, связанными с реальностями MEOL (Middle-End-Of-Line).
Китайская академия наук (КАН) разработала новые GAA-транзисторы с соотношением включения/выключения более 500 000, открывая эквивалентную 3 нм производительность
Китайская академия наук представила прорывную архитектуру транзисторов, которая теоретически может обеспечить производительность, эквивалентную 3 нм, с помощью китайских DUV-литографических машин.
Для тех, кто не знает, транзисторы — это микроскопические электрические переключатели, которые быстро включают и выключают электрический ток, имитируя двоичные 1 и 0, составляющие основу вычислений. Типичный чип содержит миллиарды таких транзисторов.
Старые FinFET-транзисторы обычно имеют форму гребня. GAA-транзисторы же охватывают электрический канал и обеспечивают гораздо лучший контроль над потоком электрического тока. Представьте себе, что вы сжимаете садовый шланг всей рукой, а не только двумя пальцами.
КАН разработала GAA-транзисторы, которые обеспечивают соотношение включения/выключения более 500 000, что означает, что количество электрического тока, протекающего при включенном переключателе, в 500 000 раз больше, чем при выключенном, демонстрируя превосходный электрический контроль и почти полное устранение тока утечки.
Более того, КАН утверждает, что создала эти транзисторы с использованием DUV-машин. Обычно свет, излучаемый DUV-литографией, недостаточен для печати электрических схем уровня 3 нм. Тем не менее, мультипаттернинг — где шаги травления повторяются для достижения все более тонких схем — и иммерсионная DUV — которая использует сверхчистую воду для увеличения разрешения лазера — могут использоваться для печати схем уровня 7 нм. Однако КАН теперь утверждает, что ее новые транзисторы открывают путь к производительности, эквивалентной 3 нм.
В производстве чипов процесс FEOL (Front-End-Of-The-Line) связан с созданием транзисторов. Учитывая превосходный электрический контроль этих новых GAA-транзисторов от КАН, можно ослабить шаг гребня — то есть, расположить транзисторы немного свободнее, достигая той же производительности, что и у более плотной архитектуры FinFET-транзисторов.
Процесс MEOL (Middle-End-Of-The-Line) связан с металлическими соединениями, которые связывают каждый транзистор с более широкой схемой и требуют травления очень точных канавок или отверстий и заполнения их металлом. Процесс BEOL (Back-End-Of-The-Line) связан со всеми верхними металлическими проводящими слоями, которые соединяют все вместе на чипе. Здесь M0 — это самый нижний металлический слой, и его сложнее всего изготовить, особенно потому, что он самый тонкий и находится ближе всего к транзисторам. По словам полуэксперта «aog T», «канавка/отверстие контакта MEOL и M0 BEOL» являются двумя наиболее стойкими проблемами для SMIC, особенно потому, что эти процессы не могут выиграть от улучшений самого GAA-транзистора. Более того, даже шаг поликристаллического кремния — расстояние между затворами — определяется сложностью MEOL.
Тем не менее, как только удается ослабить шаг гребня, SMIC может уменьшить высоту логического ячейки, перейдя от 5-дорожечного M0 к 4-дорожечному, открывая логические ячейки «G57H198» или «G54H198» (плотность около 137,8 MTr/мм²), что примерно равно плотности, предлагаемой 5-нм узлом TSMC. По сути, SMIC может упаковать элементы немного плотнее, используя новые GAA-транзисторы и делая логические ячейки короче, даже если их средние и ранние проводящие слои все еще испытывают трудности, потенциально открывая производительность, эквивалентную 5 нм.
Конечно, Huawei и SMIC одновременно работают над другими архитектурными улучшениями. Как мы отмечали ранее сегодня, Huawei только что анонсировала свои чипы Ascend 960 следующего поколения, используя LogicFolding для ускорения запуска Ascend 960 с 3 квартала 2027 года на 1 квартал 2027 года. Для тех, кто не знает, LogicFolding вертикально укладывает логические схемы, увеличивая плотность вычислений, даже если отдельные схемы могут не упаковывать транзисторы так плотно. Этот подход также сокращает пути сигналов и использует вертикальные межсоединения с малым шагом (до микронного масштаба), чтобы отдельные активные кремниевые уровни могли функционально работать как монолитное устройство.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Rohail Saleem
