Когда на этой неделе появились первые сообщения о том, что TSMC якобы выходит на рынок 3D DRAM, это было преподнесено как неоспоримое доказательство того, что рынок памяти наконец-то вышел из своего печального статуса товара. Затем TSMC развеяла этот зарождающийся энтузиазм, выпустив туманное опровержение. И все же, сама формулировка этого заявления дает основания ожидать дальнейших шагов в этом направлении, особенно учитывая, что крупнейший в мире контрактный производитель чипов уже работает над новым решением для памяти в рамках Back-End-Of-Line (BEOL), которое может сделать SRAM устаревшей.
Решение TSMC для памяти BEOL может использовать большую площадь кристалла процессора, сокращая количество слоев, необходимых для автономной монолитной 3D DRAM
TSMC опубликовала следующее заявление для Tom’s Hardware, чтобы прояснить сообщения о ее выходе на рынок 3D DRAM:
“Обратите внимание, что TSMC всегда фокусируется на нашем основном бизнесе, которым является специализированное производство интегральных схем”.
“Наша миссия — быть надежным поставщиком технологий и мощностей для мировой индустрии логических интегральных схем на долгие годы вперед”.
Обратите внимание, что в этом заявлении даже не упоминается DRAM. Для проницательного человека это будет выглядеть как уклонение от ответа. По-видимому, TSMC не хотела однозначно отрицать свои усилия в области памяти, тем более что она следует одному из таких направлений, хотя и без каких-либо IP или патентов, связанных с DRAM.
На симпозиуме по технологии и схемам VLSI 2025 года TSMC представила новую архитектуру памяти, использующую оксидные полупроводники, и ячейку, состоящую из одного транзистора и одного конденсатора (1T1C).
Критически важно, что вместо производства DRAM как полностью отдельного чипа, эта архитектура интегрирует массив памяти в межсоединительные слои BEOL логического чипа.
Следует отметить, что традиционные транзисторы на основе кремния страдают от утечки в режиме ожидания. Однако TSMC использовала аморфный оксидный полупроводник (AOS) в качестве канала, изготовленный с помощью специализированного низкотемпературного процесса, чтобы гарантировать, что деликатные межсоединительные слои не будут повреждены температурами, превышающими 400 градусов Цельсия. Этот канал обеспечил сверхнизкий ток в выключенном состоянии, что означает, что ячейка практически не имеет утечки через сток, индуцированной затвором (GIDL).
SRAM обычно требует 6 транзисторов на битную ячейку и занимает огромное физическое пространство на кристалле процессора. Однако конфигурация TSMC 1T1C с конденсатором над линией данных (Capacitor-over-Bitline) может разместить значительно больше памяти на той же площади.
По данным TSMC, тестовый чип, интегрирующий память и логику на одном кристалле, работал при напряжении 0,75 В, время хранения данных превышало 128 мс, время случайного цикла чтения/записи составляло менее 8 нс, а долговечность превышала 10¹⁴ циклов. Контрактный производитель чипов позиционировал это новое решение для памяти как более плотную и гораздо более эффективную альтернативу SRAM.
По сути, это 3D DRAM, поскольку она использует вертикальное наращивание на межсоединительных слоях, но не в виде типичного наращивания монолитных кристаллов DRAM.
Кроме того, эксперт по полупроводникам доктор Фредерик Чен отметил, что решение для памяти BEOL может использовать большую площадь кристалла процессора:
“Особенность памяти BEOL заключается в том, что теперь они могут использовать большую площадь кристалла процессора вместо обычно гораздо меньшего кристалла DRAM. Это может быть более чем в 10 раз больше. Таким образом, им не понадобится столько слоев, сколько для автономной монолитной 3D DRAM”.
Таким образом, весьма вероятно, что TSMC приближается к коммерциализации этой новой архитектуры памяти BEOL, а The Information получила подтверждающую информацию, хотя и скудную на детали, что позволило TSMC выпустить опровержение, не отрицая при этом ничего существенного.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Rohail Saleem
