Школа интегрированных схем Пекинского университета представила прототип инструмента автоматизации электронного проектирования (EDA), созданного специально для архитектуры LogicFolding компании Huawei, сообщает South China Morning Post. Инструмент использует подход, который исследователи назвали «истинно трехмерным», оптимизируя весь многослойный чип как единую вертикальную структуру, вместо того чтобы проектировать каждый слой в двух измерениях с последующей их укладкой. В ходе ранних испытаний на схемах с открытым исходным кодом университет сообщил о 30-процентном сокращении общей длины внутренних соединений, а также об улучшении производительности и теплового режима по сравнению с традиционными рабочими процессами EDA.
Объявление прозвучало через два дня после того, как Huawei представила LogicFolding и сопутствующий ей Закон масштабирования Тау (Tau Scaling Law) на Международном симпозиуме по схемам и системам IEEE (ISCAS 2026) в Шанхае. Цель Huawei — производить чипы с плотностью транзисторов, эквивалентной техпроцессам 1,4 нм, к 2031 году, и всё это без доступа к оборудованию для литографии в глубоком ультрафиолете (EUV), оборот которого ограничен экспортным контролем США.
LogicFolding работает за счет сворачивания традиционных 2D-схем в вертикальные 3D-стеки, сокращая физические пути, по которым электрические сигналы проходят через чип. Это снижает сопротивление и емкость на критически важных проводниках, сжимая задержку распространения сигнала. Процессоры для смартфонов Kirin от Huawei, которые выйдут позже в этом году, станут первыми коммерческими чипами, использующими эту архитектуру.
Компании Synopsys и Cadence предлагают платформы 3D IC-проектирования для многокристальной укладки и передовой упаковки. Однако эти инструменты решают иную задачу: интеграцию отдельных чиплетов или кристаллов внутри корпуса. LogicFolding сворачивает логику на уровне транзисторов внутри одного чипа в вертикальные слои — это оптимизация внутри кристалла, которая требует, чтобы инструменты размещения и трассировки работали со всей вертикальной структурой одновременно, а не разделяли отдельные кристаллы.
Прототип Пекинского университета, как сообщается, решает эту проблему, рассматривая многослойную структуру как единое проектное пространство с самого начала, но еще предстоит увидеть, сохранится ли заявленное ими 30-процентное улучшение длины соединений в промышленных масштабах.
Synopsys, Cadence и Siemens EDA занимают 31%, 30% и 13% мирового рынка EDA соответственно, а их совокупная доля в Китае превышает 80%, по данным EE Times China. США ввели, а затем отменили экспортные ограничения на EDA в прошлом году в рамках сделки по редкоземельным материалам. Тем не менее, этот эпизод подчеркнул, насколько китайские производители чипов по-прежнему зависят от западных инструментов.
Китайские компании EDA, включая Empyrean Technology и Primarius, добились успехов в аналоговых, смешанных сигналах и физической верификации, но ни одна из них не предлагает полный цифровой поток проектирования, конкурентоспособный с западными лидерами на передовых узлах.
Университетский прототип — это очень долгий путь до коммерческого программного обеспечения производственного уровня. Инструменты EDA требуют многолетней разработки, обширной интеграции наборов проектных данных (PDK) с фабриками и валидации на тысячах тестовых запусков, прежде чем производители чипов им поверят. «Ни одна компания не может самостоятельно найти все ответы на пути эволюции полупроводников», — заявила Хэ Тинбо, председатель Комитета ученых Huawei и президент подразделения полупроводникового бизнеса компании, на брифинге для СМИ в понедельник.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Luke James
