Прорывная полупроводниковая технология, разработанная командой профессора Цао Цин (Cao Qing) из Иллинойсского университета в Урбана-Шампейн (UIUC) и опубликованная в журнале Nature, представляет собой подход монолитной 3D-интеграции, который может продлить действие закона Мура за пределы ограничений традиционного масштабирования транзисторов.
По мере того как размеры транзисторов приближаются к физическим барьерам, налагаемым квантовой механикой — особенно при уменьшении критических размеров ниже 1,5 нанометра — традиционная миниатюризация сталкивается с непреодолимыми проблемами, вызванными эффектами квантового туннелирования, при котором электроны просачиваются через всё более тонкие изолирующие слои, вызывая чрезмерное энергопотребление и сбои в логике.
Чиповая индустрия уже обратилась к вертикальному стекированию в качестве альтернативы. Современные коммерческие 3D-чипы используют соединение пластина к пластине (wafer-to-wafer bonding) с помощью сквозных кремниевых переходных отверстий (TSV), но этот подход страдает от низкой точности совмещения (микрометровый уровень против нанометрового масштаба транзисторов), редких вертикальных межсоединений и ограниченного числа слоев укладки (обычно 2–3).
Команда Цао решает фундаментальный температурный конфликт, присущий монолитной 3D-интеграции. Традиционное производство чипов требует отжига при температуре около 1000°C для активации легирующих примесей, однако металлические межсоединения в нижних слоях деградируют при температуре выше 400°C. Прорыв полностью разделяет высокотемпературные и низкотемпературные процессы.
Команда использует «донорскую пластину» — свободную от схем — для выращивания сверхтонкой (менее 10 нанометров) монокристаллической кремниевой пленки при температуре свыше 600°C с равномерным сильным легированием. Затем эта пленка переносится на «целевую пластину» с предварительно изготовленными схемами нижнего слоя при температурах ниже 200°C с использованием процесса, подобного ламинированию. Кремниевая пленка идеально повторяет топографию поверхности, подобно нанесению защитной пленки.
Критически важно, что команда использует транзисторы без p-n переходов (junctionless transistors) — транзисторы, у которых исток, канал и сток имеют либо только N-тип, либо только P-тип, что исключает необходимость в p-n переходах и последующем высокотемпературном легировании. Всё легирование завершается на донорской пластине до переноса.
Команда успешно уложила три слоя по 625 транзисторов в каждом, при этом вертикальные металлические каналы межсоединений достигли гораздо более высокой точности совмещения, чем при традиционном соединении пластин. Выход годных изделий достиг 98–100%, а производительность эквивалентна транзисторам, изготовленным при 1000°C, и в 3–4 раза выше, чем у других низкотемпературных подходов к 3D-чипам с использованием альтернативных материалов.
Исследование получило поддержку от IBM, Intel и TSMC — трех крупнейших мировых полупроводниковых компаний. Команда готовится к передаче технологии коммерческим полупроводниковым фабрикам для пилотного производства, что предполагает, что монолитная 3D-интеграция может войти в коммерческую реальность раньше, чем ожидалось.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Pandaily
