ГЛУБОКОЕ ПОГРУЖЕНИЕ Платформа Intel Xeon 7, более известная под кодовым названием Diamond Rapids, должна была выйти в этом году с до 192 ядрами и целых 16 каналами памяти.
Но этого не произойдет. Как это свойственно Intel, запуск, что никого не удивило, отложен до 2027 года, чтобы дать оставшейся команде инженеров компании время на доработку и шлифовку чипа — и они определенно потрудились.
На выставке Hot Chips на этой неделе Intel раскрыла, что чип не будет поставляться с 192 ядрами — но не спешите разочаровываться, потому что флагманский SKU Chipzilla на самом деле вместит 256 производительных ядер в один сокет.
Фактически, по характеристикам платформа на удивление хорошо позиционируется для конкуренции с AMD Venice Epyc шестого поколения, которые также будут иметь максимум 256 ядер. Ну, по крайней мере, в верхнем сегменте.
Взгляд на HPC
Как мы сообщали ранее в этом году, Diamond Rapids не будет массовым продуктом. В нем полностью отсутствует гипертрединг — то, что остальная индустрия называет одновременной многопоточностью — и он может предлагаться только в SKU с большим количеством ядер, предназначенных для HPC-приложений.
Не будет восьмиканальных частей Diamond Rapids-SP. Они были отменены ранее в этом году, что оставляет нас только с высокопроизводительными вариантами AP. Они всегда были более крутыми из двух, но исторически предприятия покупали не их.
Это означает, что Diamond Rapids — который для краткости мы будем называть DMR — не будет конкурировать с AMD во всех сегментах, только в самом верхнем.
Следующий чип Intel, известный как Coral Rapids, вернет гипертрединг и, предположительно, следующее поколение процессоров SP, но не стоит списывать DMR со счетов.
Этот чип без сомнения является самым сложным Xeon из когда-либо созданных Intel. Во многом он напоминает момент Rome от Intel. Как вы, возможно, помните, AMD Epyc Rome ознаменовал переход House of Zen к truly модульной чиплетной архитектуре, которая разделила вычисления, ввод-вывод и память, и могла быть дополнена, удалена или повторно использована в зависимости от типа создаваемого CPU.
После трех поколений попыток заставить чиплеты работать на себя, Intel, похоже, нашла правильный клей, чтобы соединить все вместе, и теперь переживает свой собственный момент Rome.
Intel повышает уровень передовой упаковки
Подпись: Забудьте очки или сильно прищурьтесь — и вы подумаете, что смотрите на старый Epyc примерно 2019 года.
Сходство DMR с Rome трудно не заметить, но оно лишь поверхностное. Intel действительно использует другой вид клея для создания своих чипов.
Чип состоит из 22 чиплетов, которые могут быть добавлены или удалены в зависимости от соотношения вычислительных мощностей, кэша и памяти, необходимых Intel — точно так же, как AMD делала последние семь лет.
Эти чиплеты можно разделить на три основные группы. Есть до 16 вычислительных кристаллов ядер, изготовленных по передовому техпроцессу Intel 18A-P, четыре базовых кристалла вычислительных блоков (CBB), произведенных по Intel 3-T, и два кристалла-концентратора Fabric, изготовленных по Intel 3, которые связывают все вместе.
Мы обсуждали 18A-P ранее, поэтому не будем повторяться, но это улучшенная версия техпроцесса класса 2 нм, который Intel начала выпускать в начале этого года с мобильными процессорами Panther Lake.
Intel утверждает, что технология обеспечивает ту же производительность при снижении энергопотребления на 18 процентов или до 9 процентов более высокую производительность при том же энергопотреблении, и это без учета микроархитектурных улучшений от совершенно новых производительных ядер DMR.
Продвигаясь вниз по стеку, каждый чиплет ядра содержит до 16 ядер и соответствующие кэши L2. До четырех таких чиплетов ядер укладываются поверх базового кристалла CBB с использованием технологии 3D-упаковки Foveros с прямым гибридным соединением. В этом базовом кристалле находится весь кэш L3 чипа: 320 МБ на каждый CBB, или 1,28 ГБ для топовых SKU DMR.
Хотя Intel использует 3D-упаковку для сборки своих CBB, она не использует свою 2.5D-технологию Embedded Multi-Die Interconnect Bridge (EMIB) для соединения вычислительных сборок с двумя кристаллами ввода-вывода и памяти или кристаллами Scalable Fabric Hub (SFH), как теперь их называет гигант x86.
Как и кристаллы ввода-вывода в последних поколениях датацентровых CPU AMD Epyc, кристаллы SFH Intel объединяют контроллеры памяти и интерфейсы ввода-вывода в одном куске кремния. Этот кристалл может быть продублирован для увеличения связности или количества каналов, что мы и видим в DMR.
Вместе два кристалла SFH обеспечивают до 16 каналов DDR5 со скоростью 8 000 МТ/с или 12 800 МТ/с при использовании MRDIMM, а также 128 линий PCIe 6.0 / CXL 3 / UPI 3, плюс дополнительные восемь линий PCIe 4.0, предположительно для вспомогательного ввода-вывода, такого как встроенные сетевые интерфейсы, USB или контроллеры базовой платы.
Это довольно большой отход от Intel, которая либо втискивала все в один однородный кристалл, либо разделяла ввод-вывод на отдельные чиплеты, оставляя память на вычислительных сборках.
Для Xeon 7 Intel хотела создать чип с унифицированным доступом к памяти (UMA), а не с тремя узлами non-UMA (NUMA), которые по умолчанию показывал Granite Rapids-AP.
Это отчасти причина, по которой Intel отказалась от EMIB в пользу более традиционного межсоединения UCIe-S, где данные передаются по органической подложке, а не через кремниевые мосты. EMIB потребовал бы соединения «край к краю» между вычислительными блоками и вводом-выводом и не позволил бы CBB напрямую общаться с обоими кристаллами SFH без дополнительных переходов.
В любом случае, Intel называет эту новую чиплетную архитектуру «fan-out-fabric», и именно она позволяет обеспечить UMA, одновременно контролируя стоимость упаковки — что, как мы сильно подозреваем, могло стать проблемой для продуктов Intel Xeon-6+, известных как Clearwater Forest.
Вопросы остаются
Помимо физической структуры чипа, о платформе остается много неизвестного. Например, мы понятия не имеем, насколько высоко будут разгоняться ядра чипа и какой прирост IPC можно ожидать от совершенно новых производительных ядер DMR по сравнению с Granite. Мы также ничего не знаем об иерархии кэша, кроме того, что у этого чипа будет много L3.
Мы знаем, что ядра будут оснащены обновленными инструкциями AMX от Intel, которые добавляют поддержку FP8 для рабочих нагрузок машинного обучения на CPU, и что это будет одна из первых деталей с полной поддержкой AVX 10.2. Мы подробно исследовали последнее несколько лет назад, но вкратце: пересмотренные расширенные векторные расширения направлены на устранение некоторых недостатков оригинальной реализации AVX-512 от Intel. Энтузиасты HPC и суперкомпьютеров, наслаждайтесь.
Но по теме HPC мы все еще не знаем, как Intel планирует обрабатывать NUMA, кроме того, что UMA, вероятно, будет конфигурацией по умолчанию. Это нормально, но есть много HPC-нагрузок, которые выигрывают от разделения высокоядерных CPU на более мелкие части. Хотя UMA, очевидно, была важным конструктивным соображением, мы не видим причин, по которым нельзя было бы разделить чип на два, четыре или, возможно, больше суб-NUMA кластеров, если захочется. Насколько мы можем судить, Intel нужно было бы просто включить это в BIOS.
Сегментация продукта — еще один открытый вопрос. Мы уже знаем, что следует ожидать вариантов с 256 и 192 ядрами, но пока не знаем, насколько низко Intel опустится по стеку. Предположительно, Intel могла бы урезать чип до одного базового кристалла CBB с одним 16-ядерным чиплетом, если бы считала, что кто-то его купит. Более реалистично, мы ожидаем, что DMR будет начинаться где-то между 64 и 128 ядрами.
Отправляем DMR в Venice
Без полной картины того, что предложит DMR, трудно сказать, как эта деталь будет конкурировать с соперниками.
Тем не менее, характеристики, которые Intel уже раскрыла, позволяют предположить, что это будет самая конкурентная борьба Chipzilla за многие годы. И AMD, и Intel предложат до 256 ядер, 16 каналов памяти, работающих на тех же скоростях, и гигабайт или более кэша L3 на борту. Обе детали предложат аналогичную связность, а TDP ожидается около 600 ватт для обеих.
Как мы упоминали ранее, у Intel нет гипертрединга — факт, который может дать AMD двузначное процентное преимущество в некоторых многопоточных нагрузках, независимо от того, у кого из производителей чипов окажутся более мощные ядра.
Спасительной милостью Intel является то, что это HPC-ориентированная деталь, и многие HPC-приложения — включая бенчмарк HPL, используемый для ранжирования самых мощных суперкомпьютеров мира — не всегда выигрывают от гипертрединга.
Фактически, Arm утверждает, что одновременная многопоточность скорее вредит, чем помогает. Если это правда, мы можем увидеть, как Intel позиционирует DMR как еще один CPU для низколатентных агентных песочниц (контейнеров, где выполняется сгенерированный ИИ код на Python или компилируется и запускается C и Rust).
Но если этого не произойдет, реальность такова, что DMR, вероятно, не станет продуктом с большим объемом продаж для Intel. Конечно, не в то время, когда Nvidia продвигает свои собственные CPU Vera в качестве предпочтительного головного узла для ИИ.
Успех DMR в конечном итоге будет зависеть от цены и ценности. Когда AMD запускала Rome, она не могла сравниться с Intel по производительности ядро к ядру. Что она могла сделать, так это предложить больше ядер, больше ввода-вывода и больше памяти за доллар, чем что-либо в линейке Intel, и это в значительной степени оставалось верным до тех пор, пока Epyc 5-го поколения от AMD не вынудили Intel признать, что она больше не лидер, и снизить цены.
Если Intel сможет предложить больше ядер за меньшие деньги, чем AMD, со своими процессорами Xeon 7, для правильного покупателя может быть неважно, у кого лучше производительность. ®
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Tobias Mann
