Производственный процесс A14 (класс 1,4 нм) компании TSMC за последние три месяца достиг быстрого прогресса и значительно опережает N2 на той же стадии разработки, согласно обновлению компании, предоставленному на её отчётной конференции на этой неделе. Технология также вызывает большой интерес и активность клиентов в области как смартфонов, так и приложений AI/HPC.
«Разработка технологии A14 идёт по графику и прогрессирует хорошо. Внутренний прототип продукта продемонстрировал производительность устройств около 90% и выход годных 256Mb SRAM около 90%», — заявил Си Си Вэй, генеральный директор TSMC, во время отчётной конференции с аналитиками и инвесторами.
A14, который, как ожидается, поступит в массовое производство во втором полугодии 2028 года, быстро прогрессирует в улучшении производительности и выхода годных. В апреле этого года компания сообщила, что производственный узел достиг более 85% целевой производительности транзисторов и более 80% выхода годных 256Mb SRAM. Примерно три месяца спустя оба показателя приближаются к 90%, что предполагает прирост примерно на 5% в производительности устройств и почти на 10% в выходе годных SRAM.
Для сравнения, N2 от TSMC в апреле 2023 года демонстрировал более 80% целевой производительности устройств и более 50% выхода годных на тестовом чипе 256Mb SRAM. К апрелю 2024 года процесс продвинулся до более чем 90% целевой производительности устройств и более 80% выхода годных SRAM. Хотя траектории разработки напрямую не сравнимы, цифры указывают на то, что A14 созревает значительно быстрее, чем N2 на аналогичной стадии разработки.
Очень быстрый прогресс A14 по сравнению с относительно медленным созреванием N2 на аналогичных стадиях разработки можно, вероятно, объяснить, по крайней мере частично, растущим опытом TSMC в использовании транзисторов с круговыми затворами (GAA) на нанолистах. В 2023 году у компании едва хватало опыта в производстве таких транзисторов, поскольку N2 является её первой технологией процесса, применяющей такую структуру. Напротив, A14 опирается на второе поколение GAA-устройств TSMC, поэтому он, вероятно, может выиграть от улучшений в конструкции транзисторов, доработок процесса и производственного опыта, накопленного при разработке и запуске N2.
Похоже, TSMC, вероятно, устранила многие ограничения выхода годных для A14 и N2, хотя имейте в виду, что высокий выход годных 256Mb SRAM лишь свидетельствует о достаточно низкой плотности дефектов и хорошей однородности процесса в высокоповторяемой тестовой структуре, но напрямую не отражает функциональный или параметрический выход годных коммерческого процессора.
Тем не менее, производительность устройств около 90% и выход годных 256Mb SRAM около 90% примерно за 2,5 года до ожидаемого начала массового производства ставят прогресс A14 от TSMC далеко впереди N2. Такой прогресс потенциально может позволить TSMC начать крупносерийное производство (HVM) с использованием A14 досрочно, при условии готовности проектов клиентов, или начать HVM с лучшими, чем обычно, функциональными и параметрическими выходами.
Говоря о готовности клиентских проектов, Вэй отметил, что клиенты стремятся завершить вывод своих проектов A14 на фотошаблоны досрочно, что является хорошим признаком. Также интересно отметить, что, несмотря на отсутствие в A14 обратного питания Super Power Rail (A12 получит SPR во втором полугодии 2019 года), он будет применяться не только в клиентских процессорах, но и в приложениях AI/HPC.
«Мы наблюдаем высокий уровень интереса и вовлечённости клиентов как в смартфонных, так и в HPC/AI-приложениях, и активность клиентов по новым выводам на фотошаблоны продолжается и опережает график», — сказал Вэй.
A14 — это технология процесса следующего поколения от TSMC, которая сочетает транзисторы второго поколения GAA на нанолистах с новой архитектурой стандартных ячеек для повышения производительности, энергоэффективности и плотности транзисторов. По сравнению с N2, TSMC ожидает, что A14 обеспечит прирост производительности на 10–15% при одинаковой мощности и количестве транзисторов или снизит энергопотребление на 25–30% при одинаковой частоте и сложности. Узел также должен увеличить плотность транзисторов примерно на 20% для смешанных проектов и на 23% для логики.
Всегда имейте в виду, что редакции могут придерживаться предвзятых взглядов в освещении новостей.
Автор – Anton Shilov
